9月7日，華為全球新品發佈會在廣州舉行。除 HarmonyOS 7 與多款全場景新品外，還有新一代 Kirin 9050 Pro 處理器。該處理器由同日發佈的 HUAWEI Mate XT 2 三摺疊手機首發搭載，華為常務董事、終端BG董事長余承東在介紹時罕見地用英文連用三個形容詞：「super fast, super intelligent, super cool」。
如果只看參數，Kirin 9050 Pro 的提升足夠直接：單核峰值性能提升 24%，多核併發性能提升 52%，GPU 渲染性能提升 142%，整機性能較前代提升 42%。但更值得關注的是，它同時在晶片架構與製造路徑上走出了兩條不同於以往國產旗艦的路線。
當前 Android 旗艦處理器幾乎採用「1+3+4」三叢集八核架構：1粒超大核負責瞬時重載，3粒性能大核承接遊戲與應用高負載，4粒能效小核處理後台與輕任務。高通與聯發科雖各有微調，但整體框架多年未變。Kirin 9050 Pro 打破了這一慣性。它採用「1+2+4+2」九核心四叢集異構設計，在超大核與超低功耗小核之間增加了一檔獨立的能效大核層級。具體劃分上，1粒超大核主攻極限瞬時性能，2粒高頻性能大核應對大型應用與遊戲，4粒能效大核承接多任務與前台中度負載，2粒超低功耗小核專門處理後台駐留、待機等輕量場景。
這種設計更像是給 CPU 增加了一個更細密的過渡檔位。傳統三叢集在應對不高不低的中度負載時，容易在兩個檔位之間跳躍：喚醒大核會造成功耗浪費，僅用小核又可能卡頓。四叢集方案讓負載由輕到重可以逐級切換，減少大跨度頻率跳變帶來的性能抖動。配合邏輯摺疊工藝，官方稱同性能下 CPU 功耗可降低 41%。
除了 CPU 架構上的突破，製造層面的變化同樣關鍵。Kirin 9050 Pro 被官方稱為業界首款採用邏輯摺疊技術的高性能處理器，邏輯摺疊以「時間縮微」替代「幾何縮微」。在不依賴 EUV 光刻機的情況下，它利用現有 DUV 光刻機對邏輯單元進行垂直堆疊，讓7nm、14nm等成熟製程實現等效先進制程性能。處理器內部新增垂直互聯通道，信號傳輸路徑更短、時延更低。
效果直接反映在晶體管密度上。Kirin 9050 Pro 與上一代 Kirin 9030 Pro 採用同一制程節點，但晶體管密度從每平方毫米約 1.55億個提升至約 2.38億個，增幅達 55%。官方稱這一提升幅度相當於此前三年依靠幾何尺寸縮小所取得的成果總和。
在架構與製造雙重變化下，Kirin 9050 Pro 的紙面數據呈現出明顯的「分層算力」取向：不盲目追逐超高主頻，而是追求持續負載下的能效表現。CPU 方面，靈犀 CPU 支援超線程技術，單核峰值性能提升 24%，多核併發性能提升 52%。
GPU 方面，馬良 GPU 計算單元與緩存規模翻倍，支援硬件級光線追蹤，光追能力達到 5000萬線，渲染性能提升 142%。
在軟硬芯雲協同下，整機性能較前代提升 42%。能效改善同樣顯著。在性能對齊的條件下，NPU 功耗降低66%，GPU 功耗降低 58%，CPU 性能核心功耗降低 41%。對於大屏摺疊機常見的多窗口並行場景而言，這意味著在保持流暢的同時，整機功耗更可控。
