近期，華為技術有限公司山東副總經理、產業發展與生態部部長趙穎恪介紹了華為全新提出的韜定律。表示韜定律是中國晶片產業打破製程限的獨立發展路徑，不同於以往的技術路線。
一直以來晶片產業的發展都在遵循以縮小製程為核心的摩爾定律。簡單理解便是把晶體管的物理尺寸做的更小，從而在同等體積下放入更多晶體管，實現性能的提升。
摩爾定律在工藝推進到 5nm、3nm 量級之後，技術難度和製造成本開始指數級快速攀升，很明顯已經不符合未來的發展趨勢。
華為提出的韜定律，走的是不同的路線，通過減少信號在晶片中的傳輸路徑和時間，實現性能的提升。
華為配套韜定律提出路徑邏輯摺疊技術，通過把晶片內部的電路佈局進行重構級的重新排布，大幅度減少信號傳輸過程路徑。這樣的設計可以減少傳輸過程中的時間和電量，從而在不提升製程的情況下大幅提升性能。
韜定律的運用不局限在單顆晶片的內部，涵蓋了底層器件、電路設計等整個分布式計算系統全鏈路，核心理念是盡可能壓縮整個計算流程里，去除無效傳輸、冗余通信和空轉等待環節，提升速度。
據華為披露的產業信息，在過去六年，根據韜定律已經設計完成並量產了381款商用晶片，實現了理論的落地。
原定 2026年秋季發佈的新一代麒麟晶片，大概率會是首批大規模商用邏輯摺疊技術，能效表現接近目前 3nm 工藝的旗艦晶片。
按照華為對未來的規劃，到 2031年，根據韜定律路線迭代的高階晶片，實際等效晶體管密度將會接近目前國際最先進 1.4nm 製程的水平，真正意義上擺脫對海外先進製程工藝路徑的依賴。
