在 5 月 25 日於上海舉行的 IEEE 國際電路與系統研討會（ISCAS 2026）上，HUAWEI 董事、海思半導體總裁何庭波發表主旨演講，正式揭曉「韜定律」及自研的 LogicFolding 技術架構。並表示，HUAWEI 潛心研發六年基於該原理秘密設計並量產了 381 款晶片，覆蓋各行各業。
傳統半導體產業遵循「摩爾定律」，通過不斷縮小晶體管物理尺寸提升性能，因此對於 EUV 光刻機等西方的裝置會非常依賴。由於美國持續制裁，海思提出了以「時間縮微」替代「幾何縮微」的韜定律，不再單純追求組件小型化，而是將優化信號在系統內的傳輸速度的優先級提高。
LogicFolding（邏輯摺疊）技術，就是把原本平鋪的電路，像摺紙一樣摺疊成雙層結構，從而大大縮短信號傳輸距離，消除延遲。有這個技術 HUAWEI 就可以造出高水平的處理器，不再依賴國外裝置。
落地產品是內部代號「Kirin 2026」的處理，預計最終命名為 Kirin 9050 Pro，據網傳將搭載於 HUAWEI Mate 90系列上。消息源 @Tomshardware 稱，HUAWEI 新一代旗艦 Mate 90 系列將成為首批搭載基於 LogicFolding（邏輯摺疊技術）架構處理器的商用手機。
相比上一代 Kirin 9030 Pro，它的晶體管密度提升了53.5%，達到238MTr/mm²（每平方毫米2.38億個晶體管）。在理論上與Intel 18A看齊，接近初代台積電3nm。同時，P核能效提升41%，最高頻率拉高12.7%。
消息源 @中信建投分析師於方博之前透露，這顆晶片由中芯國際代工，只用 DUV 光刻機。測試結果遠超預期：性能超越 Apple A18（2024發佈），表現堪比台積電 3nm 處理器。
LogicFolding 架構會首先應用在旗艦手機處理器上，從手機處理器再擴展至昇騰 AI 處理器和大容量數據中心集群，成為 NVIDIA 受限產品的國產替代方案，HUAWEI 有望在2031年設實現晶體管密度等效 1.4nm 工藝。
